直达图是FPGA与SDRAM布线。左右的谐波杂讯辐射问题。

图片 1

合理的晶振布局可以压制系统辐射干扰


相同、问题讲述

 

拖欠产品吗野外摄像机,内分核心控制板、sensor 板、摄像头、SD
存储卡和电池五片段构成,外壳也塑胶壳,小板仅来半点单接口:DC5V
外接电源接口和数目传的USB 接口。经过辐射测试发现有33MHz
左右底谐波杂讯辐射问题。

图片 2

原有测试数据如下:

在FPGA高速AD采集计划中,PCB布线差会产生干扰。今天小编为大家介绍一些布线解决方案。

图片 3

1、信号线的等长

亚、分析问题

盖SDRAM或者DDRII为例,数据线,命令线,地址线以及时钟线最好当丰富,误差不要超过500mil。

欠产品外壳结构塑胶外壳,是非屏蔽材料,整机测试只有电源线和USB
线引出壳体,难道干扰频点是由于电源线和USB
线辐射下的也?故分别作了一晃几乎步测试:

图片 4

( 1 ) 仅于电源线上加以磁环,测试结果:改善不显眼;

落得图是FPGA与SDRAM布线,时钟频率设定也125M,为了当丰富好走蛇形线。

( 2 ) 仅于USB 线上加以磁环,测试结果:改善还未显著;

蛇形走线虽然可以得走线等丰富,但以也占据更多之PCB面积。蛇形线没有所谓滤波或抗干扰的力量,只恐跌信号质量,所以就作时先后匹配的用而随便别目的。

( 3 ) 在USB
线和电源线都加以磁环,测试结果:改善较明朗,干扰频点整体拥有下降。

图片 5

从达到可得,干扰频点是起有限独接口带下的,并非是电源接口或USB
接口的题材,而是内部干扰频点耦合到马上点儿只接口所造成的,仅屏蔽某平联网人无能够缓解问题。

DDRII线路等丰富计划,最右边边的弧度较生之走线也差分的时钟线,时钟线质量要求凡比大之。

由此近场量测发现,干扰频点来之于核心控制板的一个32.768KHz
的晶振,产生异常强的上空辐射,使得周围的走线和GND 都耦合了32.768KHz
谐波杂讯,再经过接口USB
线和电源线耦合辐射下。而拖欠晶振的问题在以下简单沾问题所导致的:

布线是悲苦的,也是麻烦的,布不通时索要再行布线,不厌其烦的品尝,才会做出还好之效能。

( 1 ) 晶振距离板边太近,易致晶振辐射杂讯。

2、电源芯片的抉择

( 2 ) 晶振下方有布信号线,,这容易致信号线耦合晶振的谐波杂讯。

成百上千高速AD场合,开关电源并无得体,因为开关电源带来多毛刺。大多数摘线性稳压电源。小编以ASM1117啊条例为大家介绍电源芯片中电容的采取。

( 3 )
滤波器件放在晶振下方,且滤波电容与配合配电阻未按照信号流向排布,使得滤波器件的滤波效果变差。

图片 6

图片 7

5V电源输入端,应加容值较生的钽电容或者电解电容滤除电源的低频噪声,加104(0.1uF)瓷片电容滤除高频噪声。电源走线应适量加宽。

其三、解决对策

每当PCB布线时,也应有以5V走线的末尾加容值较充分的电容。

依据分析得出以下对策:

为ASM1117-3.3落压为例,如下图:

(1)晶体的滤波电容与配合配电阻靠近CPU 芯片优先放置,远离板边;

图片 8

(2)切记勿可知于晶体摆放区域和凡投影区内布地;

若果达到图,1117的3.3出口走线往生活动,那么电容CP5放在旁边是没其余成效的,通常这种电容是104瓷片电容,这个电容的容值是一个很好之容值,在电源滤波中成效特别好。

(3)晶体的滤波电容与配合电阻按照信号流向排布,且濒临晶体摆放整齐紧凑;

那该怎么布局?

(4)晶体靠近芯片处摆放,两者中的走线尽量短而直。

图片 9

得参考如下图布局方式:

若齐图,此种布局,CP28和
CP10放置,电容应当在电源走线路径上。注意电容不克去芯片引脚太远,电容有滤波半径,超出某一样克,电容将于未顶滤波效果。

图片 10

FPGA电源布线,根据连年布线经验和产品稳定,小编为大家推荐以下方案:

由此整改后,样机测试结果如下:

图片 11

图片 12

盖QFP封装的FPGA为条例,有三种植电源,1.2V,2.5V,3.3V。布线时最好只要达到图效果,电源线之间最好隔开离,FPGA电源引脚要进入104电容。

四、结论

3、有源晶振布线

现行多网晶振现今多网晶振时钟频率高,干扰谐波能量大;干扰谐波除了由那个输入与输出两长长的走线传导出来,还会见自半空辐射下,若布局不客观,容易导致十分强之杂讯辐射问题,而且十分麻烦通过其他方式来缓解,因此当PCB
板布局时对晶振和CLK 信号线布局大主要。

图片 13


规律图设计要达到,时钟输出端串入100~330欧姆的电阻,防止阻抗不匹配配时时钟信号反射叠加。

晶振的PCB设计注意事项

产生源晶振电源端加入103、104、105叔栽瓷片电容滤波,防止电源噪声和时钟之间的串扰。

(1)耦合电容应尽量贴近晶振的电源引脚,位置摆放顺序:按电源流入趋势,依容值从很到小各个摆放,容值最小的电容最接近电源引脚。

图片 14

(2)晶振的外壳必须接地,可以晶振的于外辐射,也足以遮挡外来信号对晶振的侵扰。

PCB布线时,上述意义时坏不好之。晶振下面不答应布线,电源走线应远离时钟线布线,并且中间加宽地线耦合,防止干扰。

(3)晶振下面不要布线,保证了铺地,同时在晶振的300mil范围外毫无布线,这样好防晶振干扰其他布线、器件和层的属性。

图片 15

(4)时钟信号的走线应尽可能少,线宽大一部分,在布线长度及远离发热源上找寻平衡。

假定达到图布线,电源线避开时钟线,中间在粗地线,注意有些地线不欲手动连接,放置地过孔,在铺铜(地网络)时,会自行进入。

(5)晶振不要停在PCB板的边缘,在板卡设计时更是令人瞩目该点。

图片 16

转载于硬件十万单为什么

以此种办法放置电容亦使得。

图片 17


 

  版权所有权归卿萃科技 杭州FPGA事业部,转载请注明出处
 

  作者:杭州卿萃科技ALIFPGA 

  原文地址:杭州卿萃科技FPGA极客空间
微信公众号


    图片 18

   扫描二维码关注杭州卿萃科技FPGA极客空间 


 

 

 

 

 

相关文章